인텔, 유리 기판 기술 공개…"2030년까지 상용화할 것"

유리 기판 테스트 패널.(사진=인텔)

인텔이 차세대 첨단 패키징을 위한 업계 최초의 유리 기판을 19일 발표했다. 해당 유리 기판은 2030년 내 출시 예정이다.

인텔 조립 및 테스트 기술 개발 부문 총괄 바박 사비(Babak Sabi)부사장은 “10년간의 연구 끝에 인텔은 첨단 패키징에 활용할 업계 선도적인 유리 기판을 확보했다”며 “앞으로 수십 년간 주요 업체 및 파운드리 고객이 수혜를 누릴 수 있는 최첨단 기술을 선보일 것으로 기대한다”고 말했다.

해당 제품은 오늘날의 유기 기판에 비해 유리는 매우 낮은 평탄도, 더 나은 열적(thermal) 및 기계적 안정성과 같은 뛰어난 특성을 제공한다. 따라서 기판의 상호 연결 밀도를 훨씬 더 높일 수 있다.

이러한 이점을 바탕으로 칩 설계자는 AI와 같은 데이터 집약적인 워크로드용 고밀도 및 고성능 칩 패키지를 만들 수 있다. 인텔은 2020년대 후반 완전한 유리 기판 솔루션을 시장에 선보일 계획이다. 인텔은 2030년 이후에도 업계가 무어의 법칙을 이어갈 수 있을 것으로 기대하고 있다.

인텔은 “2030년까지 반도체 산업은 유기 재료를 사용하여 실리콘 패키지의 트랜지스터를 확장하는 데 한계에 도달할 가능성이 높다”며 “유기 재료는 더 낮은 전력효율성 및 수축과 뒤틀림과 같은 한계를 지닌다. 반도체 산업의 발전과 진화에 있어 확장성은 결정적이며, 유리 기판은 차세대 반도체를 구현하기 위해 실행 가능한 필수적인 단계”라고 설명했다.

유리 기판은 고온 내구성을 가지고 있으며 패턴 왜곡 발생률이 50% 낮다. 또한, 평탄도가 매우 낮아 리소그래피의 초점 심도를 개선하며, 매우 촘촘한 레이어 간 인터커넥트 오버레이에 필요한 구조적 안정성을 갖추고 있다. 이러한 독특한 특성으로 인해 유리 기판에서 인터커넥트 밀도를 10배 높일 수 있다. 나아가, 유리가 가진 개선된 기계적 특성은 매우 높은 조립 수율로 초대형 폼팩터 패키지 구현을 가능하게 한다.

유리 기판의 고온 내구성은 칩 설계자에게 전원 공급 및 신호 라우팅에 보다 유연한 설계 규칙을 적용하게 한다. 이에 더 나은 전원 공급 솔루션을 구현하면서도 더 낮은 전력에서 필요한 속도의 신호를 제공하게 되는 것이다. 이러한 이점으로 2030년까지 단일 패키지 내에서 1조 개의 트랜지스터를 집적하려는 목표에 한 발 더 다가설 수 있다.

인텔은 최근 파워비아(PowerVia) 및 리본펫(RibbonFET) 등 획기적인 기술에 이어 업계 선도적인 유리 기판을 첨단 패키징에 사용함으로써 인텔 18A 공정 노드를 넘어서는 차세대 컴퓨팅을 향한 노력을 입증했다. 인텔은 2030년까지 단일 패키지 내에 1조 개의 트랜지스터를 집적하기 위해 노력 중이며, 유리 기판을 비롯 첨단 패키징 분야에서 지속적인 혁신을 통해 목표를 달성할 예정이다.

전화평 기자 peace201@viva100.com